《电子设计自动化技术(Verilog HDL版)》张平华【pdf】

20180100435.jpg

《电子设计自动化技术(Verilog HDL版)》以提高工程设计能力为目的,选择EDA设计典型案例为主要载体,通过“项目导向、任务驱动”的编写方式,深入浅出地对:EDA技术及相关知识做了系统和完整的介绍。全书包括7个项目:三人表决器设计、四位加法器设计、数字电子钟设计、交通管理器设计、简易电子琴设计、步进电动机控制器设计及数字温度计设计。每个项目包括项目描述、知识准备、任务实现、考核评价、拓展提高五个方面。《电子设计自动化技术(Verilog HDL版)》的CPLD/FPGA开发软件选用国内应用广泛的Ahera公司的QoartusⅡ,硬件描述语言选用与C语言语法规则非常接近的语言——Verilog HDL。所选取的7个项目,侧重点各有不同,目的都是为培养学生掌握各种EDA的开发方法。项目1旨在培养学生掌握基本的EDA概念、开发流程、EDA开发软件的使用以及Vetilog语言基础;项目2旨在培养学生掌握原理图设计和层次化电路设计方法;项目3旨在培养学生掌握Verilog语言要素与主要语句结构,具备基本的Verilog程序设计能力;项目4旨在培养学生掌握原理图、文本输入混合设计方法;项目5旨在培养学生利用LPM进行复杂Verilog程序设计的能力;项目6旨在培养学生掌握状态机设计方法;项目7旨在培养学生掌握单总线器件与FPGA的综合应用方法。《电子设计自动化技术(Verilog HDL版)》取材广泛、内容新颖、重点突出,可作为高等院校电子信息工程、通信工程等信息类及相近专业的学生作为教材使用,也可作为相关专业技术人员的参考书。

 

项目1 三人表决器设计
【项目描述】
【知识准备】
1.1 EDA技术及其发展
1.1.1 EDA技术概念
1.1.2 EDA技术的主要特征
1.1.3 EDA技术发展历程
1.2 可编程逻辑器件
1.2.1 可编程逻辑器件概述
1.2.1.1 可编程逻辑器件的历史演变
1.2.1.2 可编程逻辑器件的基本结构与分类
1.2.1.3 PLD相对于MCU的优势所在
1.2.2 FPGA和CPLD
1.2.2.1 基于乘积项的PLD结构
1.2.2.2 乘积项结构PLD的逻辑实现原理
1.2.2.3 查找表的原理与结构
1.2.2.4 基于查找表的FPGA结构
1.2.2.5 查找表结构的FPGA逻辑实现原理
1.2.2.6 其他类型的FPGA和PLD
1.2.3 可编程逻辑器件的应用
1.2.3.1 PLD在专用集成电路设计中的应用
1.2.3.2 基于EDA工具的PLD应用
1.2.3.3 FPGA和CPLD开发应用选择
1.3 面向CPLD/FPGA的EDA设计流程
1.3.1 源程序的编辑与编译
1.3.2 逻辑综合和优化
1.3.3 目标器件的布线/适配
1.3.4 目标器件的编程/下载
1.3.5 设计过程中的有关仿真
1.3.6 硬件仿真/硬件测试
1.4 基于CPLD/FPGA的常用EDA工具
1.4.1 AJtera EDA软件工具QuartusⅡ简介
1.4.2 QuanusⅡ主要设计流程
1.4.3 QuartusⅡ详细设计流程
1.4.4 其他CPLD/FPGA常用工具
1.5 硬件描述语言
1.5.1 常用硬件描述语言简介
1.5.1.1 Verilog概述
1.5.1.2 Verilog与c语言
1.5.1.3 其他常用硬件描述语言
1.5.1.4 Verilog程序设计举例
1.5.2 Verilog基本语句结构与语法知识
1.5.2.1 模块表达
1.5.2.2 端口语句、端口信号名和端口模式
1.5.2.3 内部信号说明
1.5.2.4 功能定义
1.5.2.5 关键字
1.5.2.6 标识符
1.5.2.7 注释符号
1.5.2.8 规范的程序书写格式
1.5.2.9 文件取名和存盘
【任务实现】
任务1.1 QuartusⅡ软件安装
任务1.2 三人表决器设计
【考核评价】
【拓展提高】
项目2 四位加法器设计
【项目描述】
【知识准备】
2.1 四位加法器原理
2.1.1 半加器逻辑功能
2.1.2 四位加法器原理图
2.2 QuanusⅡ原理图输入设计方法
【任务实现】
任务2.1 利用原理图输人法设计3—8译码器
任务2.2 利用原理图输入法设计四位加法器
【考核评价】
【拓展提高】
项目3 数字电子钟设计
【项目描述】
【知识准备】
3.1 Verilog语言要素
3.1.1 Verilog文字规则
3.1.2 Verilog数据类型
3.1.3 Verilog操作符
3.2 Verilog语句
3.2.1 赋值语句和块语句
3.2.1.1 赋值语句
3.2.1.2 块语句
3.2.2 条件语句
3.2.2.1 if_else语句
3.2.2.2 case语句
3.2.2.3 条件语句使用不当
3.2.3 循环语句
3.2.3.1 forever语句
3.2.3.2 repeat语句
3.2.3.3 while语句
3.2.3.4 for语句
3.2.4 结构描述语句
【任务实现】
任务3.1 数字电子钟设计方案分析
任务3.2 数字电子钟的Veillog程序设计
【考核评价】
【拓展提高】
项目4 交通管理器设计
【项目描述】
【知识准备】
4.1 Verilog与原理图混合设计方式
4.1.1 四位二进制计数器的Verilog设计
4.1.2 八段显示译码器的Verilog设计
4.1.3 顶层文件原理图设计
【任务实现】
任务4.1 交通管理器设计方案分析
任务4.2 交通管理器设计
【考核评价】
【拓展提高】
项目5 简易电子琴设计
【项目描述】
【知识准备】
5.1 结构语句
5.1.1 结构说明语句
5.1.1.1 initial语句
5.1.1.2 always语句
5.1.2 task和function说明语句
5.2 Verilog设计中LPM函数的应用
5.2.1 常用LPM兆功能块
5.2.2 通过MegaWizarclPlug—IManager例化LPM
5.2.2.1 计数器LPM模块文本文件的调用
5.2.2.2 LPM计数器程序与参数传递语句
5.2.2.3 创建工程与仿真测试
【任务实现】
任务5.1 简易电子琴设计方案分析
任务5.2 简易电子琴Veillog程序设计
【考核评价】
【拓展提高】
项目6 步进电动机控制器设计
【项目描述】
【知识准备】
6.1 有限状态机设计
6.1.1 概述
6.1.2 一般有限状态机的设计
6.1.3 Moore型状态机的设计
6.1.4 Mealy型有限状态机的设计
6.2 步进电动机控制技术
6.2.1 步进电动机的工作原理
6.2.2 步进电动机的工作方式
【任务实现】
任务6.1 步进电动机控制器设计方案分析
任务6.2 步进电动机控制器设计
【考核评价】
【拓展提高】
项目7 数字温度计设计
【项目描述】
【知识准备】
7.1 温度传感器
7.2 单总线器件
7.2.1 单总线的工作原理
7.2.2 单总线器件概述
7.2.2.1 DSl8820简介
7.2.2.2 DSl8820的主要特性
7.2.2.3 DSl8820的内部结构
7.2.2.4 DSl8820的工作原理
7.2.2.5 DSl8820的4个主要数据部件
7.2.2.6 高速暂存存储器
7.2.2.7 控制命令
【任务实现】
任务7.1 数字温度计设计方案分析
任务7.2 数字温度计设计
【考核评价】
【拓展提高】
附录 本书所使用开发板功能简介
附录A 开发板硬件介绍
A.1 硬件资源图示
A.2 核心板资源
附录B 开发板硬件原理图
B.1 核心板管脚示意图
B.2 接口板原理图
附录C 开发板管脚映射表
参考文献

资源下载此资源下载价格为680知识币,请先
友情提示:
资源下载费用,可免费签到所得到。
搜索不到需要的书籍,请留言(书名+作者)。 充值优惠:充值 100 元,实际到账 150 元。
资源下载
下载价格:680 知识币
VIP优惠:5 折
友情提示:
资源下载费用,可免费签到所得到。
搜索不到需要的书籍,请留言(书名+作者)。 充值优惠:充值 100 元,实际到账 150 元。
0

评论0

请先

充值优惠:充值 100 元,实际到账 150 元